|
| _REG_ (SIO_CPUID_OFFSET) io_ro_32 cpuid |
|
| _REG_ (SIO_GPIO_IN_OFFSET) io_ro_32 gpio_in |
|
| _REG_ (SIO_GPIO_HI_IN_OFFSET) io_ro_32 gpio_hi_in |
|
| _REG_ (SIO_GPIO_OUT_OFFSET) io_rw_32 gpio_out |
|
| _REG_ (SIO_GPIO_OUT_SET_OFFSET) io_wo_32 gpio_set |
|
| _REG_ (SIO_GPIO_OUT_CLR_OFFSET) io_wo_32 gpio_clr |
|
| _REG_ (SIO_GPIO_OUT_XOR_OFFSET) io_wo_32 gpio_togl |
|
| _REG_ (SIO_GPIO_OE_OFFSET) io_rw_32 gpio_oe |
|
| _REG_ (SIO_GPIO_OE_SET_OFFSET) io_wo_32 gpio_oe_set |
|
| _REG_ (SIO_GPIO_OE_CLR_OFFSET) io_wo_32 gpio_oe_clr |
|
| _REG_ (SIO_GPIO_OE_XOR_OFFSET) io_wo_32 gpio_oe_togl |
|
| _REG_ (SIO_GPIO_HI_OUT_OFFSET) io_rw_32 gpio_hi_out |
|
| _REG_ (SIO_GPIO_HI_OUT_SET_OFFSET) io_wo_32 gpio_hi_set |
|
| _REG_ (SIO_GPIO_HI_OUT_CLR_OFFSET) io_wo_32 gpio_hi_clr |
|
| _REG_ (SIO_GPIO_HI_OUT_XOR_OFFSET) io_wo_32 gpio_hi_togl |
|
| _REG_ (SIO_GPIO_HI_OE_OFFSET) io_rw_32 gpio_hi_oe |
|
| _REG_ (SIO_GPIO_HI_OE_SET_OFFSET) io_wo_32 gpio_hi_oe_set |
|
| _REG_ (SIO_GPIO_HI_OE_CLR_OFFSET) io_wo_32 gpio_hi_oe_clr |
|
| _REG_ (SIO_GPIO_HI_OE_XOR_OFFSET) io_wo_32 gpio_hi_oe_togl |
|
| _REG_ (SIO_FIFO_ST_OFFSET) io_rw_32 fifo_st |
|
| _REG_ (SIO_FIFO_WR_OFFSET) io_wo_32 fifo_wr |
|
| _REG_ (SIO_FIFO_RD_OFFSET) io_ro_32 fifo_rd |
|
| _REG_ (SIO_SPINLOCK_ST_OFFSET) io_ro_32 spinlock_st |
|
| _REG_ (SIO_DIV_UDIVIDEND_OFFSET) io_rw_32 div_udividend |
|
| _REG_ (SIO_DIV_UDIVISOR_OFFSET) io_rw_32 div_udivisor |
|
| _REG_ (SIO_DIV_SDIVIDEND_OFFSET) io_rw_32 div_sdividend |
|
| _REG_ (SIO_DIV_SDIVISOR_OFFSET) io_rw_32 div_sdivisor |
|
| _REG_ (SIO_DIV_QUOTIENT_OFFSET) io_rw_32 div_quotient |
|
| _REG_ (SIO_DIV_REMAINDER_OFFSET) io_rw_32 div_remainder |
|
| _REG_ (SIO_DIV_CSR_OFFSET) io_ro_32 div_csr |
|